集成电路与EDA 工具项目可行性研究报告
行业概况与发展态势
1、集成电路和 EDA 工具的简介
（1）集成电路的简介
集成电路（Integrated Circuit, IC）是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻器、电容器等无源元件，按照一定的电路互连，集成在半导体（如硅或砷化镓等化合物）晶片上，封装在一个外壳内、执行特定功能的电路或系统。集成电路可实现对输入信息的快速加工和处理，具备集成度、成本、可靠性、性能及寿命等诸多方面的优势。随着集成电路技术的发展，由其装配的电子设备亦出现小型化、智能化、高性能、低能耗等趋势。最近半个世纪以来，集成电路已融入信息社会发展的各个方面，集成电路产业的高速发展助推了电子信息技术产业的跨越式发展。集成电路
也可称之为芯片。
按照制造工艺，集成电路主要可分为锗和硅基材料工艺、化合物材料工艺及其他工艺三大类。按照市场应用领域，集成电路产品可分为计算机类集成电路产品、消费类集成电路产品、通信类集成电路产品、物联网类集成电路产品、汽车电子类集成电路产品等。按照产品功能，集成电路可分为模拟与数模混合集成电路、数字集成电路、射频集成电路、功率器件、光电器件，以及传感器与微机电系统集成电路等。
EDA（Electronic Design Automation，电子设计自动化）是指利用计算机软件完成大规模集成电路的设计、仿真、验证等流程的设计方式，融合了图形学、计算数学、微电子学，拓扑逻辑学、材料学及人工智能等技术。随着集成电路产业的发展，设计规模越来越大，制造工艺越来越复杂，设计师依靠手工难以完成相关工作，必须依靠 EDA工具完成电路设计、版图设计、版图验证、性能分析等工作。EDA 软件作为集成电路领域的上游基础工具，贯穿于集成电路设计、制造、封测等环节，是集成电路产业的战略基础支柱之一。
2、集成电路产业和 EDA 行业的市场概况
（1）产业链情况
目前，集成电路产业链主要包括：上游支撑层、中游制造层及下游应用层等。产业链上游为支撑层，主要包括技术服务商、软件供应商、材料及设备供应商等。其中，技术服务商针对集成电路设计、生产、测试、封装及技术研发等环节提供各类模块化/专业化技术服务；软件供应商主要从事设计工具开发、销售和服务；材料及设备供应商提供集成电路设计和制造全过程所需的硅片、光刻胶、掩模版等原材料，以及硅片制造、晶圆制造、封测等专用设备。
产业链中游为制造层，主要包括集成电路设计、生产、封装和测试企业。其中，集成电路设计企业通过对集成电路系统、逻辑、电路和性能的研究设计，最终转化为物理设计版图；集成电路生产企业负责晶圆生产，利用设计版图制作光掩模版，并以多次光刻的方法将电路图形呈现于晶圆上，最终在晶圆表面/内部形成立体电路；集成电路封装企业主要将加工完成的晶圆，进行切割、封塑和包装，以保护管芯并最终形成芯片产品；集成电路测试企业主要对芯片的可靠性、稳定性等进行检测。
产业链下游包括各应用领域的系统厂商或制造商。该等企业最终将各类芯片成品集成于自身产品（如工业产品、消费电子产品、计算机相关产品、通信及周边产品）中并投入市场。
公司所从事 EDA 工具软件的开发、销售及相关服务，属于集成电路产业链上游支撑层中的软件供应商，属于“半导体产业—集成电路产业—集成电路设计业”的细分领域。相关细分领域乃至集成电路设计业，是整个集成电路产业的核心环节之一。除了集成电路设计环节，EDA 工具软件还应用于集成电路制造、封装和测试等环节。目前，公司的 EDA 工具软件及相关服务已经成功应用于集成电路设计和晶圆制造等环节。EDA 行业的上游主要包括硬件设备、操作系统、开发工具及其他辅助性软件等供应商。EDA 行业的下游主要包括集成电路设计、制造、封测企业，也包括部分各应用领域的系统厂商或设备制造商。
EDA 行业衔接集成电路设计、制造和封测，对行业生产效率、产品技术水平有重要影响。从集成电路设计的角度看，设计人员必须使用 EDA 工具设计几十万到数十亿晶体管的复杂集成电路，以减少设计偏差、提高流片成功率及节省流片费用。EDA 行业的市场状况与集成电路设计业的发展状况紧密相关。每年 EDA 市场表现情况与设计企业营收状况具有高度一致性。从集成电路制造的角度看，芯片制造工艺不断演进，而新材料、新工艺相关的下一代制造封测 EDA 技术将给集成电路性能提升、尺寸缩减带
来新的发展机遇。
从市场价值来看，根据赛迪智库数据，2020 年 EDA 行业的全球市场规模超过 70亿美元，却支撑着数十万亿规模的数字经济。在中国这个全球规模最大、增速最快的集成电路市场，EDA 杠杆效应更大。可以想象，一旦 EDA 这一产业基础出现问题，包括集成电路设计企业在内的全球集成电路产业必将受到重大影响，由 EDA 工具、集成电路、电子系统、数字经济等构成的倒金字塔产业链结构稳定将面临巨大挑战。
①集成电路产业市场概况
随着集成电路技术的发展，由其装配的电子设备亦出现小型化、智能化、高性能、低能耗等趋势。近半个世纪，集成电路已融入信息社会发展的各个方面，该产业的高速发展助推了电子信息技术产业的跨越式发展。
根据世界半导体贸易统计组织（WSTS）统计，从 2014 年到 2020 年，全球半导体市场规模从 3,358 亿美元提升至 4,404 亿美元，年均复合增长率达 4.62%。从 2014年到 2020 年，全球集成电路市场规模从 2,773 亿美元提升至 3,612 亿美元，年均复合增长率达 4.50%。
根据中国半导体行业协会统计，从 2014 年到 2020 年，中国集成电路市场规模从3,015 亿元提升至 8,848 亿元，年均复合增长率达 19.65%，保持了稳定增长。
②EDA 行业市场概况
EDA 行业状况与集成电路产业发展情况息息相关。在近年来全球集成电路产业基本保持稳定向好的发展态势下，近年全球 EDA 工具总销售额保持稳定上涨，2020 年实现总销售额 72.3 亿美元，同比增长 10.7%。
根据赛迪智库数据统计，在 2020 年全球各地区 EDA 市场销售额方面，北美约占40.9%，亚太地区约占 42.1%，欧洲地区约占 17%。EDA 工具市场情况与地区集成电路设计业发展情况密切相关，北美地区不仅是 EDA 工具的最大市场，也是 EDA 技术最为发达的地区，目前美国 EDA 企业引领全球 EDA 工具技术并占据垄断地位。中国大陆地区集成电路设计业的快速发展带动了亚太地区 EDA 工具销售额的增长 。
在全球集成电路及 EDA 行业发展持续向好、我国集成电路产业保持高速增长的大背景下，我国 2020 年 EDA 行业迎来持续良好增长，全年行业总销售额约为 66.2 亿元，同比增长 19.9%，实现连续增长。其中，我国自主 EDA 工具企业在本土市场营业收入约为 7.6 亿元，同比增幅 65.2%。
3、集成电路产业与 EDA 行业近年发展情况和未来发展趋势
（1）集成电路产业近年发展情况和未来发展趋势
集成电路产业的技术创新主要体现在设计方法及工具、制造工艺、材料、技术兼容性等方面，其发展变化受上游供给和下游应用共同影响。近年来，集成电路产业各细分行业快速发展，产品性能持续提升。
①产品制造工艺持续演进
一般而言，集成电路设计者在产品开发时，主要考虑在下一个可用的工艺节点中增加带宽、处理能力（频率、处理核心），提升其他各类性能。同时，在同一个工艺节点中开发其他新特征，以减少新工艺和新工具的投资。在相关设计理念的指导下，业内各类新兴制造工艺层出不穷、不断成熟。
创新，始终以产品性能、经济性能的提升为主线。
②新材料、新封装工艺推广应用
近年来，半导体材料已演化至第三代，较第一、二代材料更具性能及经济性优势。其在照明半导体、电力器件、激光和探测光源、射频器件等方面，具备高频、大功率、低损耗、耐高温高压、抗辐射力强等特点，可更好地支撑 5G 通信、新能源汽车、新能源发电、智慧电网等领域的创新开发。
此外，随着集成电路封装业进入“先进封装时代”，相关理念、工艺等均发生了革命性变化，不断向三维异质异构集成方向发展。该技术方向主要系将芯片进行堆叠键合，通过穿透衬底的三维互连实现多层间电信号连接。因此，可有效降低功耗、减小互连延时、提高传输带宽，支撑复杂功能的实现。
③产业链上下游分工逐步深化
为了适应技术的发展和市场的需求，集成电路的产业模式经历了由垂直整合模式（Integrated Device Manufacture，IDM 模式）到专业分工商业模式的发展历程。在 IDM模式下，产业实体公司包办从芯片设计、制造到封装测试、销售的全部流程，企业拥有自己的 IC 设计、晶圆厂、封装测试厂，属于典型的重资产模式，对企业的资金实力、技术水平和研发能力都有很高的要求。不同于 IDM 模式，专业分工模式则是相关产业公司专门从事产业链的设计、制造、封装测试环节中的某一项工作，即设计企业将完成的电路版图交由制造企业以完成集成电路产品的生产，由此为集成电路产业内部形成了较明显的上下游协作关系。伴随集成电路制造工艺水平的提高，企业固定资产支出中对生产线的资金要求呈现几何级增长，多数采用 IDM 模式经营的中小规模集成电路企业愈发无力承担研发、生产费用带来的经营风险，高额的生产线建设费用也限制了许多试图进入集成电路领域的创业者。为适应市场对定制化芯片的增量需求，集成电路产业专业分工模式逐渐普及。在市场应用多元化趋势更加显著、芯片产品研发效率要求不断提升的驱动下，专业分工模式正在逐步成为集成电路市场主流。在这一过程中，集成电路设计这一细分领域的重要性不断凸显。
④新产业发展情况及趋势
集成电路产业技术迭代较快，不断创新应用于各制造类行业中，显著提升了数字信息化程度。在专用/通用设备制造、汽车制造、航空航天设备制造、计算机、通信和其他电子设备制造等行业中，催生了众多新兴下游产业，相关终端领域对集成电路产品或服务依赖度较高。
从工业产品领域而言，近年来，我国坚持中国特色新型工业化道路，不断提升制造业的创新能力，以及与新一代信息技术的融合度，推进智能制造，努力从制造业大国向强国转变。在工业自动化设备、汽车电子部件、航空航天器、新型医疗器械等细分产业中，相关工业产品数字化程度高、关键环节技术难度大。该领域的快速发展为上游集成电路产业的发展提供了良好的条件，同时对高端集成电路的需求也与日俱增，设计复杂度以及对可靠性的要求也更胜以往。
EDA 是 Electronic Design Automation 的简称，即电子设计自动化，是指利用计算机辅助设计软件，完成超大规模集成电路芯片的功能设计、综合、验证、物理设计等流程的设计方式。在集成电路应用的早期阶段，集成电路集成度较低，设计、布线等工作由设计人员手工完成。1970 年代中期开始，随芯片集成度的提高，设计人员开始尝试将整个设计工程自动化，使用计算机辅助进行晶体管级版图设计、PCB 布局布线、设计规则检查、门级电路模拟和测试等流程。
1980 年发表的论文《超大规模集成电路系统导论》提出了通过编程语言来进行芯片设计的新思想，是电子设计自动化发展的重要标志。EDA 工具也在这个时期开始走向商业化，全球 EDA 技术领导厂商新思科技、楷登电子、Mentor Graphics（现名称为西门子 EDA）分别于 1986 年、1988 年和 1981 年在美国成立。
20 世纪 90 年代以后芯片集成度的不断提高和可编程逻辑器件的广泛应用给 EDA技术提出了更高的要求，也促进了 EDA 设计工具的普及和发展，出现了以高级语言描述、系统级仿真和综合技术为特征的 EDA 技术。21 世纪以来，EDA 工具快速发展，并已贯穿集成电路设计、制造、封测的全部环节。对于如今上亿乃至上百亿晶体管规模的芯片设计，EDA 工具保证了各阶段、各层次设计过程的准确性，降低了设计成本、缩短了设计周期、提高了设计效率，是集成电路产业产能性能的源头，EDA 工具的发展加速了集成电路产业的技术革新。在当前集成电路产业快速发展的大背景下，EDA
行业主要呈现如下趋势：
①后摩尔时代技术演进驱动 EDA 技术应用延伸拓展
后摩尔时代的集成电路技术演进方向主要包括延续摩尔定律（More Moore）、扩展摩尔定律（More than Moore）以及超越摩尔定律（Beyond Moore）三类，主要发展目标涵盖了建立在摩尔定律基础上的生产工艺特征尺寸的进一步微缩、以增加系统集成的多重功能为目标的芯片功能多样化发展，以及通过三维封装（3D Package）、系统级封装（SiP）等方式实现器件功能的融合和产品的多样化。其中，面向延续摩尔定律（More Moore）方向，单芯片的集成规模呈现爆发性增长，为 EDA 工具的设计效率提出了更高的要求。面向扩展摩尔定律（More than Moore）方向，伴随逻辑、模拟、
存储等功能被叠加到同一芯片，EDA 工具需具备对复杂功能设计的更强支撑能力。面向超越摩尔定律（Beyond Moore）方向，新工艺、新材料、新器件等的应用要求 EDA工具的发展在仿真、验证等关键环节实现方法学的创新。
综上，后摩尔时代技术从单芯片的集成规模、功能集成、工艺、材料等方面的演进驱动着 EDA 技术的进步和其应用的延伸拓展。
②设计方法学创新辅助平抑芯片设计成本
EDA 工具的发展创新极大程度提高了芯片设计效率。EDA 工具技术的进步和应用的推广一直以来是推动芯片设计成本保持在合理范围的重要方式。根据加州大学圣迭戈分校 Andrew Kahng 教授在 2013 年的推测，2011 年设计一款消费级应用处理器芯片的成本约 4,000 万美元，如果不考虑 1993 年至 2009 年的 EDA 技术进步，相关设计成本可能高达 77 亿美元，EDA 技术进步让设计效率提升近 200 倍。同时，可重复使用的平台模块、异构并行处理器的应用、基于先进封装集成技术的芯粒技术等成为驱动设计效率提升的重要方式，而上述方式的应用同样也是与 EDA 技术的进步相辅相成的因此，EDA 工具的发展从整体上提升了芯片设计的效率，从而平抑了芯片设计的总体成本。
③人工智能技术将在 EDA 领域扮演更重要的角色
近年来，伴随芯片设计基础数据规模的不断增加、系统运算能力的阶跃式上升，人工智能技术在 EDA 领域的应用出现了新的发展契机。另一方面，芯片复杂度的提升以及设计效率需求的提高同样要求人工智能技术赋能 EDA 工具的升级，辅助降低芯片设计门槛、提升芯片设计效率。2017 年美国国防部高级研究计划局（DARPA）推出的“电子复兴计划（ERI）”中的电子设备智能设计（IDEA）项目，描绘出新的 AI 技术赋能EDA 工具发展目标与方向。其中，提出的目标是实现“设计工具在版图设计中无人干预的能力”，即通过人工智能和机器学习的方法将设计经验固化，进而形成统一的版图生成器，以期实现通过版图生成器在 24 小时之内完成 SoC（系统级芯片）、SiP（系统级封装）和印刷电路板（PCB）的版图设计。
伴随 EDA 云平台的逐步发展，云技术在 EDA 领域的应用第一可以有效避免芯片设计企业因流程管理、计算资源不足带来的研发风险，保障企业研发生产效率；第二可以有效降低企业在服务器配置和维护方面的费用，让企业根据实际需求更加灵活地使用计算资源；第三可以使芯片设计工作摆脱物理环境制约，尤其在新冠疫情带来的居家办公需求下令 EDA 云平台发挥了重要作用；第四有助于 EDA 技术在教育领域的推广和应用，支持设计人才培养等相关工作。
4、EDA 行业壁垒
（1）人才储备壁垒
EDA 行业是典型的技术驱动型产业，企业的人才储备决定其是否能够在行业中立足。EDA 处于多学科交叉领域，需要大量综合性人才。EDA 算法的起点和终点是半导体工艺等物理问题，解决工具的开发是数学问题，应用对象是芯片设计实现的具体问题，
涉及与晶圆厂、设计企业等的协同。因此从事 EDA 工具开发需要工程师同时理解数学、芯片设计、半导体器件和工艺，对综合技能要求很高。培养一名 EDA 研发人才，从高校课题研究到从业实践的全过程往往需要 10 年左右的时间。
先期进入行业的企业拥有经验丰富、实力雄厚的研发队伍，其在产业上的领先地位进一步为其雇员的职业发展提供良好路径，为持续吸引人才带来优势。新进入 EDA 行业的企业在研发人才储备方面追赶难度较大。此外，公司所处的 EDA 行业还需要深谙市场的销售团队，销售人员需要具备敏锐的市场洞察力、良好的客户协调能力。
人才集聚与人才培养方面，行业内领先企业具备更高的知名度与更加完善的技术培训体系，对人才的吸引力较强。行业大部分尖端人才集中在领先企业，新进入企业很难形成人才吸引力与完善的人才培养机制。因此，行业内先发企业和新进入企业之间的人才差距将不断扩大，形成显著的人才壁垒 。
2020 年，在行业、市场共同发力的促进下，我国 EDA 行业从业人员数量大幅增加，同比增长约 20%。其中 2020 年我国本土 EDA 企业总人数约 2,000 人，同比增长超过40%，占全国 EDA 行业总从业人数近一半的比重，较 2019 年提升近 8 个百分点。我国本土 EDA 企业人员正在逐步成为我国 EDA 行业的主要从业群体。
（2）技术壁垒
EDA 是算法密集型的大型工业软件系统，其开发过程需要计算机、数学、物理、 电子电路、工艺等多种学科和专业的高端人才。每一次系统性、革命性的 EDA 升级换代都是 EDA 企业和集成电路应用企业上下游合作，在原有的技术基础上开发的新型算法。EDA 工具需要对数千种情境进行快速设计探索，以求得性能、功耗、面积、成本等芯片物理指标和经济指标的平衡。随着集成电路制造工艺进入 7nm 以下，芯片中标准单元数量已经达到亿数量级，EDA 算法已经成为数据密集型计算的典型代表，需要强大的数学基础理论支撑，且对算法的要求较高。这种基础技术的不断突破和持续应用，
需要通过较长时间的技术研发和专利积累才能逐步实现。即使目前优势企业已经占据绝对垄断地位，但仍在不断加大基础研究和前沿技术研究力度。
同时，EDA 工具要尽可能准确的在软件中重现和拟合现实中的物理和工艺问题，以期望在芯片设计阶段将其纳入考虑范围之内并以系统性的方法来应对和纠正，最终保证芯片设计仿真结果同流片结果一致。特别是当工艺向高端制程演进的过程中，设计工具和制造工艺紧密结合的重要性愈发突出。
综合而言，企业对 EDA 的长期高强度产业化投入成为 EDA 领军企业保持长久竞争力的关键。同时，高强度、长周期的研发投入形成了极高行业竞业壁垒，新入局者很难形成具有竞争力的研发投入能力。
（3）用户协同与客户渠道壁垒
EDA 工具的技术开发和商业销售依托于制造、设计、EDA 行业三方所形成的生态圈，需要产业链上下游的全力支持。国际 EDA 领域的领先企业与全球领先的集成电路制造和设计企业具备长期合作基础，其 EDA 工具工艺库信息完善，能够随先进工艺演进不断迭代，进一步巩固了竞争优势。由于集成电路制造和设计企业对 EDA 企业的合作精力有限，对规模较小、成立时间较短的 EDA 企业很难提供相应合作资源。这意味着市场尾部 EDA 企业难以获得生产线的最近工艺数据参数，在与工艺紧密相关的工具领域无法进行技术布局，束缚了其业务的发展与完善，这也造成了 EDA 行业下游用户
一旦确定了 EDA 供应商，短时间在内部更换 EDA 工具软件的成本较大，因此集成电路制造与设计企业一旦与 EDA 工具供应商形成稳定的合作关系，不会轻易更换供应商，对合作供应商粘性较强，进而提高了 EDA 行业的壁垒。
（4）资金规模壁垒
EDA 行业的资金壁垒主要体现在内部持续技术开发和吸引人才需要大额资金投入，对企业资金实力有较高的要求。对快速发展期的 EDA 企业随着业务规模扩大，研发投入不断增加，相关支出将持续增长，因此新进入的 EDA 企业面临一定的资金壁垒。
5、创新、创造、创意特征，技术创新、模式创新、业态创新和产业融合情况
公司致力于 EDA 工具软件的开发、销售及相关服务，在模拟电路设计全流程 EDA工具系统、数字电路设计 EDA 工具、平板显示电路设计全流程 EDA 工具系统和晶圆制造 EDA 工具等领域取得了丰硕的科研成果。依托上述科研成果，公司已成为目前国内规模最大、产品线最完整、综合技术实力最强的 EDA 工具提供商。
（1）创新、创造、创意特征
①行业的创新、创造、创意趋势
近些年来，随着集成电路产业的不断升级，以及人工智能、物联网、云计算技术等新应用的不断涌现，芯片技术与功能复杂度不断提升。在设计复杂度上，集成化应用趋势让芯片的功能集成度日益增加，逻辑、模拟、存储等功能被越来越集中地集成到单一芯片中，这就要求 EDA 工具需要具备对复杂功能设计的更强支撑能力。在设计需求上，单芯片规模呈现爆发性增长，主流处理器芯片的晶体管集成规模已超百亿，对 EDA 工具设计效率提出了更高的要求。上述趋势推动着 EDA 行业技术研发、开发流程和业务模式的变革。
A、后摩尔时代技术演进驱动 EDA 技术应用延伸拓展
在后摩尔时代，由“摩尔定律”驱动的芯片集成度和复杂度持续提升将为 EDA 工具发展带来新需求。在设计方法学层面，EDA 工具的发展方向主要包括系统级或行为级的软硬件协同设计方法、跨层级芯片协同验证方法、面向设计制造与封测相融合的设计方法和芯片敏捷设计方法等方面。此外，在后摩尔时代，芯粒（Chiplet）技术已成为重要的发展方向。芯粒技术将不同工艺节点和不同材质的芯片通过先进的集成技术（如 3D 集成技术）封装集成在一起，形成一个系统芯片，实现了一种新形式的 IP 复用。这一过程需要 EDA 工具提供全面支持，促进 EDA 技术应用的延伸拓展。
B、设计方法学创新辅助平抑芯片设计成本
EDA 工具的发展创新极大程度提高了芯片的设计效率，一直以来是推动芯片设计成本保持在合理范围的重要方式。近年来，可重复使用的平台模块、异构并行处理器的应用、基于先进封装集成技术的芯粒技术等成为驱动设计效率提升的重要方式，从而平抑了芯片设计的总体成本。
C、人工智能技术将在 EDA 领域扮演更重要的角色
近年来，伴随芯片设计基础数据量的不断增加、系统运算能力的阶跃式上升，人工智能技术应用在 EDA 领域的算法和算力需求正在被更好地满足。此外，芯片复杂度的提升以及设计效率需求的提高同样要求人工智能技术赋能 EDA 工具的升级，辅助降低芯片设计门槛、提升芯片设计效率。
D、云技术在 EDA 领域的应用日趋深入
近年来，伴随相关技术方式的逐步成熟、用户使用习惯的改变，叠加应用云技术进行芯片设计研发方面的综合成本、效率优势，云技术正在 EDA 领域获得快速发展。
②公司的创新、创造、创意特征
围绕 EDA 技术在集成电路产业的不断升级以及人工智能、物联网、云计算技术应用不断拓展的趋势，发行人结合自身实际情况以及客户业务需求，不断强化 EDA 工具软件研发和应用能力，并在技术研发和业务模式等方面进行了改革和创新，在 EDA 工具性能升级、新技术融合与应用等方面进行了一系列开拓性研究，并取得了诸多创新成果。
华大九天成立于 2009 年，自成立以来一直聚焦于 EDA 工具的研发工作。公司初始团队部分成员曾参与中国第一款具有自主知识产权的全流程 EDA 系统的研发工作。公司结合自身技术积累和持续的技术开发，研发并掌握了多项核心技术，在 EDA 领域形成了行业领先的技术优势。公司自成立以来，凭借核心技术实力以及在行业的领先地位，先后承担了诸多国家级重大科研项目，其中包括国家“核心电子器件、高端通用芯片及基础软件产品”重大科技专项中的“先进 EDA 工具平台开发”与“EDA 工具系统开发及应用”课题项目以及科技部重点专项“超低电压高精度时序分析技术”和“EDA创新技术研究”课题项目等。
公司持续推进 EDA 领域的新技术产业化落地，目前具备了模拟电路设计全流程EDA 工具系统、数字电路设计 EDA 工具、平板显示电路设计全流程 EDA 工具系统以及晶圆制造 EDA 工具的核心技术，并已完全实现了相关产品的产业化应用。截至 2020年 12 月 31 日，公司共拥有已授权发明专利 144 项，软件著作权 50 项。公司曾荣获“第二届集成电路产业技术创新奖（成果产业化奖）”、“中国半导体创新产品和技术奖”、“第八届中国电子信息博览会创新奖”等多项荣誉。
（2）技术创新、模式创新、业态创新和产业融合情况
根据国家统计局印发的《新产业新业态新商业模式统计分类（2018）》，公司的主营业务属于其中规定的“050405 工业软件”和“050604 集成电路设计”。公司主营业务属于新产业、新业态、新模式。发行人通过科技创新、模式创新以及业态创新，为 EDA 行业乃至集成电路产业的变革升级注入新活力，加快集成电路产业与人工智能、物联网、云计算等新兴技术的融合。基于丰富的行业经验及前瞻性的市场判断，公司提前布局集成电路产业大发展背景下新型 EDA 工具软件的研发和应用。经过不懈努力，公司目前具备了模拟电路设计全流程 EDA 工具系统、数字电路设计 EDA 工具、平板显示电路设计全流程 EDA 工具系统和晶圆制造 EDA 工具等 EDA 工具软件的核心技术，并已完全实现了相关产品的产业化应用。同时，公司注重将人工智能、云计算等新兴技术与 EDA 工具软件相结合，促进了集成电路设计领域的变革、创新。公司在研发实力、创新能力上的成就获得了产
业界的认可，并参与了相关领域多项国家级重点研发项目。
在通过自主研发不断突破核心技术的同时，公司积极探索将相关研发流程逐步规范化、体系化，并致力于持续打造 EDA 行业生态，促使公司进入了良性、可持续的发展阶段，在 EDA 工具领域取得了先发优势，实现了科技成果向商业价值的转换，同时商业价值的实现又拉动了公司科技成果的再积累，达到科技研发投入与产业应用实现商业回报的良性循环。
（四）公司业务的市场地位
1、公司在 EDA 工具软件领域市场份额居本土 EDA 企业首位
国内 EDA 行业目前仍由国外传统优势厂商占据主要市场份额。根据赛迪智库统计，国际三大 EDA 巨头新思科技、楷登电子和西门子 EDA 在国内市场占据明显的头部优势，2020 年合计占领约 80%的市场份额。华大九天凭借模拟电路设计全流程 EDA 工具系统、数字电路设计 EDA 工具、平板显示电路设计全流程 EDA 工具系统和晶圆制造 EDA 工具等领域的优势，通过十余年发展再创新，不断获得市场突破。2020 年公司占领我国 EDA 市场约 6%的市场份额，居本土 EDA 企业首位。
公司是国内最早从事 EDA 研发的企业之一，多年来始终专注于 EDA 工具软件的开发、销售及相关服务，已经成为国内规模最大、产品线最完整、综合技术实力最强的EDA 企业。公司产品实力受到业界的广泛认可，曾荣获“第二届集成电路产业技术创新奖（成果产业化奖）”、“中国半导体创新产品和技术奖”、 “第八届中国电子信息博览会创新奖”等多项荣誉。凭借优质的产品与服务，公司与国内外芯片设计主要企业、晶圆制造代工主要企业、平板显示电路设计主要企业均建立了良好的业务合作关系，并通过持续的技术优化和产品迭代稳定与深化客户合作。
3、依托领先的科研实力承担多项国家重大项目
EDA 行业作为典型的技术驱动型行业，突出的研发实力是奠定市场地位的基础。近年来，公司研发并掌握了多项核心 EDA 技术，具备行业领先的技术优势。公司凭借核心技术实力以及在行业的领先地位，先后承担了诸多国家级重大科研项目，其中包括国家“核心电子器件、高端通用芯片及基础软件产品”重大科技专项中的“先进 EDA工具平台开发”与“EDA 工具系统开发及应用”课题项目以及科技部重点专项“超低电压高精度时序分析技术”和“EDA 创新技术研究”课题项目等。
（五）公司技术水平及特点与行业技术情况
1、公司技术水平及特点
华大九天成立于 2009 年，自成立以来一直聚焦于 EDA 工具的研发工作。公司初始团队部分成员曾参与中国第一款具有自主知识产权的全流程 EDA 系统——“熊猫ICCAD 系统”的研发工作。公司结合自身技术积累和持续的技术开发，研发并掌握了多项核心技术，在 EDA 工具软件及相关服务领域形成了行业领先的技术优势，储备了大量的知识产权、非专利技术、工具产品等技术成果，其中部分产品和技术已达国际领先水平。
在 EDA 工具软件方面，公司目前掌握的核心技术覆盖了模拟电路设计、数字电路设计、平板显示电路设计和晶圆制造等细分领域。其中在模拟电路设计、平板显示电路设计领域实现了全流程工具的覆盖；在数字电路设计和晶圆制造领域的部分工具也具有独特的技术优势。
公司模拟电路设计全流程 EDA 工具系统主要技术及应用产品如下：
①模拟版图布线技术
模拟电路版图的设计规则复杂，传统的手工布线效率低下，难以满足设计要求。自动布线通过二维区域的搜索算法完成端口到端口的自动连线，是提高模拟版图设计效率的重要技术手段。公司研发的模拟版图布线技术，通过交互式布线算法、点到点布线算法以及线网整体自动布线算法等，实现了交互式与自动化相结合的模拟电路版图布线功能，满足了复杂的模拟电路版图设计规则约束。该技术已成功应用于公司原理图和版图编辑工具Aether 中，显著提升了模拟电路版图设计的效率。
②原理图驱动版图技术
模拟电路设计的过程通常是先绘制电路原理图再设计版图。根据已绘制的原理图信息如器件参数、连接关系等自动生成初版版图的过程被称为原理图驱动版图技术。为了提高版图设计效率，公司研发了原理图驱动版图技术。该技术通过基于原理图的版图器件自动匹配和生成算法、版图线网自动连接算法、版图层次自动生成算法等，实现了基于原理图的初版版图自动生成功能。同时，该技术可自动建立原理图单元与版图单元的对应关系，支持版图随原理图同步更新，进一步改善了版图设计的效率。该技术已成功应用于公司模拟电路原理图和版图设计工具 Aether 中，显著提升了模拟电路的设计效率。
③大规模矩阵智能求解技术
矩阵求解是电路仿真工具的核心技术。目前常用的矩阵求解算法包括直接法和迭代法，但单一的直接法或迭代法均无法满足先进工艺模拟电路仿真的计算效率要求。为提高电路仿真效率，公司创新地开发了大规模矩阵智能求解技术。该技术根据电路中不同模块的矩阵特点，从数十种算法组合中选择最优的电路矩阵求解算法，显著提升了矩阵的求解效率，解决了电路仿真，特别是先进工艺版图后仿真耗时过长的难题。智能矩阵求解技术通过在仿真过程中尝试不同的求解器，根据各求解器的浮点运算
次数、吞吐率等一系列指标来判定求解器的优劣，并选择出最优的求解器用于后续的迭代求解。同时，该技术根据矩阵的不同性质设计了最适合的存储结构、预排序算法和分解算法。智能矩阵求解技术显著提升了矩阵求解的性能，已成功应用于公司电路仿真工具 ALPS 中，是该工具优异性能的最重要技术支撑。
④基于 CPU-GPU 异构系统的仿真加速技术
传统的基于 CPU 架构的电路仿真技术受 CPU 算力约束，对先进工艺大规模电路的版图后仿真存在效率瓶颈。为进一步提升电路仿真的效率，引入更高算力的 GPU 以突破 CPU 算力瓶颈，研究基于 CPU-GPU 异构系统的仿真加速技术具有重要的意义和价值。
公司创新地研发了基于 CPU-GPU 异构系统的仿真加速技术。该技术根据 GPU 的运算架构特点，对电路仿真算法中的器件计算、矩阵求解等强运算模块采用 GPU 进行计算，通过适配 GPU 的高速智能矩阵求解器，对不同性质的矩阵自适应选择最优存储结构和求解算法；同时，低 CPU 和 GPU 间的数据通讯代价，采用高效的 CPU-GPU任务调度算法，提升了 CPU-GPU 的数据通讯效率。该技术已成功应用于公司异构仿真系统 ALPS-GT 中，显著提升了电路仿真的效率，解决了先进工艺大规模设计版图后仿真验证的难题。
⑤基于边的扫描线技术
扫描线算法主要应用于各类几何图形的计算处理，是计算几何领域的关键算法，也是模拟电路设计版图验证工具采用的重要算法之一。随着版图规模越来越大，传统的扫描线算法的效率已难以适应版图验证工具的要求。公司在传统的扫描线技术基础上进行了深入研究，开发了基于边的扫描线技术，研发了基于边的倒序树算法、自适应扫描线算法等，实现了对版图中各种不规则几何图形的快速扫描计算，大幅提升了扫描线算法的精度和效率。该技术已成功应用于公司的物理验证工具 Argus 中，显著提升了物理验证工具的性能。
⑥版图预处理技术
版图预处理是提高物理验证效率的重要技术手段，主要包括版图数据读取和层次预处理。
公司研发的版图预处理技术通过版图索引算法、多线程数据读取算法、高效的版图层次结构分析和层次提升算法，实现了快速的版图数据读取和层次预处理。该技术已成功应用于公司物理验证工具 Argus 中，显著提升了物理验证的精度和性能。
⑦电阻网络快速提取技术
集成电路版图中金属层图形会产生寄生电阻。传统的电阻网络提取方法直接基于电阻解析公式，通过简单的图形连接运算实现电阻网络提取。随着工艺的发展和设计规模的增大，传统的电阻网络提取技术已无法满足寄生参数提取的性能和精度要求。公司对寄生参数提取做了深入的研究，开发了电阻网络快速提取技术。该技术通过大规模版图快速切割算法、不规则图形的平行边切割算法、图形连接性快速判定算法以及电阻网络的等效约减算法等，实现了大规模版图电阻网络的快速提取。该技术已成功应用于公司寄生参数提取工具 RCExplorer 中，提升了准三维寄生电阻提取的性能。
⑧基于边界元素法的偏微分方程求解技术
偏微分方程求解是集成电路寄生参数提取面临的核心技术问题。求解偏微分方程常用的计算方法包括有限元法、边界元素法、随机漫步法以及有限差分法等数值计算方法。边界元素法具有计算区域降维的特点，因此更适用于开发模拟电路版图的三维场求解器。
公司在偏微分方程求解技术上进行了深入的研究，开发了基于边界元素法的偏微分方程求解技术。该技术通过基于边界元素法的区域分解加速算法、自适应网格划分算法以及高效的迭代求解算法，实现了高精度的快速三维场求解。该技术已成功应用于公司寄生参数提取工具 RCExplorer 中，提升了高精度三维寄生参数提取的精度和性能。
（2）数字电路设计领域
公司数字电路设计 EDA 工具主要技术及应用产品如下：
①基于电路功能的激励自动生成技术
一套完整的单元库包含数千个单元、数百万条单元通路。要对单元库进行特征化提取，就需要为每个单元、每条通路自动生成激励。公司对单元库特征化提取进行了深入研究，开发了基于电路功能的激励自动生成技术。该技术根据电路的真值表遍历所有的输入输出情况，自动生成所需的激励波形。基于该技术生成的激励进行仿真，即可得到单元的时序和功耗特征值。该技术已成功应用于公司单元库特征化提取工具 Liberal 中，为单元库特征化提取提供了必要的技术支撑。
单元库特征化提取需要执行数百万次仿真，仿真时间决定了特征化提取的性能。为缩短仿真时间，提升特征化提取的效率，需要高效的仿真任务调度技术支撑。公司对单元库特征化提取的算法流程进行了深入研究，开发了高效的分布式并行调度技术。该技术自动将多个仿真任务分发到多台服务器，每个仿真任务通过内部控制启动多个仿真进程，每个进程采用多线程来进一步提高仿真并行度，大幅缩减了整体仿真时间。该技术已成功应用于公司单元库特征化提取工具 Liberal 中，显著提升了单元库特征化提取的性能。
③基于规则的单元库/IP 质量检查技术
数字电路设计经常会因单元库/IP 的质量问题造成设计迭代，甚至影响到最终的交付质量。为保证单元库/IP 的正确性和完备性，需要对单元库/IP 进行全面的质量检查公司在单元库/IP 质量检查方面进行了深入研究，开发了基于规则的单元库/IP 质量检查技术。该技术建立了一套全面的单元库/IP 质量检查规则集，基于该规则集对不同工艺节点、不同设计类型的单元库/IP 进行逻辑、物理、时序等检查，并预估单元库/IP集成后的潜在风险，避免了因单元库/IP 质量问题引起的设计迭代。该技术已成功应用于公司单元库/IP 质量验证工具 Qualib 中，为用户全面分析检查单元库/IP 质量提供了技术支撑。
④基于特征值的单元库性能评估技术
传统的基于逻辑综合和静态时序分析的单元库性能评估方法，耗时长、效率低。要解决此问题，可基于单元时序库进行快速评估。单元时序库包含了每个单元、每条通路在不同条件下的时序和功耗数据，数据规模极其庞大。因此，基于单元时序库进行快速性能评估，需要具备海量数据的处理能力和单元性能表征模型的提取能力。公司对单元库性能评估进行了深入研究，开发了基于特征值的单元库性能评估技术。该技术从海量的时序库数据中自动提取并计算每个单元的面积、时延、瞬变时间、内部功耗、漏电功耗和电容负载特征值，通过单元特征值模型计算每个单元的性能评分，再换算成单元库的整体评分，实现了单元库性能的快速评估。该技术已成功应用于公司单元库/IP 质量验证工具 Qualib 中，为用户快速评估单元库性能提供了技术支撑。
大规模数字电路设计包含大量的时序路径，要对这些时序路径进行高精度时序仿真，自动生成仿真网表和激励是必要技术。
公司对时序路径仿真分析进行了深入研究，开发了基于时序路径的网表与激励自动生成技术。该技术根据时序路径连接关系、单元的电路网表以及互连线寄生参数信息，自动生成时序路径的仿真网表；基于单元库的功能定义推导得到每个端口的输入激励。基于该技术生成的网表和激励进行仿真，即可得到时序路径的仿真结果。该技术已成功应用于公司高精度时序仿真分析工具 XTime 中，为高精度时序仿真提供了必要的技术支撑。
⑥基于时序路径的可靠性分析技术
时序敏感性、工艺偏差以及老化等问题对先进工艺设计的时序可靠性影响显著。传统的静态时序分析方法无法有效地分析这些问题。通过对时序路径进行仿真可以更精确的评估电路的时序可靠性。
公司对电路时序可靠性仿真分析做了深入研究，开发了基于时序路径的可靠性分析技术。该技术集成了考虑电压降的时序仿真校验、电压/温度扫描、快速蒙特卡洛仿真以及增量式老化仿真等多种可靠性分析方法。通过这些方法，实现了对时序路径的电压降分析、电压/温度灵敏度分析、工艺偏差分析和老化分析等可靠性分析功能。该技术已成功应用于公司高精度时序仿真分析工具 XTime 中，为设计师分析电路时序可靠性提供了重要的技术支撑。
⑦层次设计数据并行处理技术
先进工艺大规模数字电路设计可能包含上亿门级单元和数百个工艺角，这要求时序优化工具具备超大规模的数据处理能力。
公司对大规模数据处理进行了深入研究，开发了层次设计数据并行处理技术。该技术对设计数据进行层次化集中管理，通过多线程并行数据读取算法及智能任务调度技术，实现了设计数据读取时间只依赖于最大模块的读速。同时，通过高效的内存管理对读入数据按需分配内存，减少了内存消耗。该技术已成功应用于公司时序功耗优化工具 XTop中，显著提升了超大规模设计时序功耗优化的性能和容量。
时序优化过程中，时序图上的任何变化都需实时更新到全芯片和所有工艺角，以避免其他路径和工艺角出现新的时序违例。时序图更新的效率决定了时序优化的性能。
⑨增量布局技术
先进工艺的设计规则越发复杂，时序对物理变化越发敏感。时序和功耗优化过程会频繁更改大量单元的物理位置，为避免因单元物理位置变化造成的时序跳变和物理规则违反，需要高效的增量布局技术。
公司在时序优化和物理布局方面进行了深入研究，开发了高效的增量布局技术。该技术采用分支定界法快速搜寻单元初始摆放位置，通过内置的评价函数准确评估单元摆放对布线的影响，保障单元初始位置的选择足够优化。再通过动态规划方法快速求解单元最终摆放位置，保证将单元摆放到最近的满足设计规则约束的位置。该技术已成功应用于公司时序功耗优化工具 XTop 中，为保证时序和功耗优化满足先进工艺复杂设计规则、保持时序一致性提供了重要的技术支撑。
⑩基于索引的版图数据并行读取技术
随着工艺的发展和设计复杂度的增加，版图规模越来越大，要进行高效的版图集成与分析，需具备快速读取海量版图数据的能力。
⑪版图数据内存镜像技术
版图分析阶段经常需要多人协作分析同一版图。由于版图规模越来越大，多人次读取版图文件的时间代价越来越高。传统的基于硬盘文件的版图数据读取和分享方式无法适应超大规模版图多人协作分析的工作模式。
公司对版图数据读取和分享进行了深入研究，创新地开发了版图数据内存镜像技术。该技术在版图数据读入前，自动检查内存中是否已存在相同的版图数据。如果已存在，则自动从当前内存中链接版图数据。用户可对链接的版图数据进行编辑，生成独立的编辑内存镜像，多人编辑的结果可通过内存数据同步算法实时共享。该技术已成功应用于公司版图集成与分析工具 Skipper 中，提升了超大规模版图多人协作分析的效率。
⑫图形索引技术
随着版图规模越来越大，版图中包含的图形越来越多。快速定位图形区域或追踪查找某一具体图形需要高效的图形索引技术。
公司针对超大规模版图数据分析进行了深入研究，开发了快速图形索引技术。该技术采用基于特征的图形自适应分段算法，对版图中的图形进行分段索引并建立相邻关系。基于该技术开发的并行、批量图形追踪查询功能，实现了查询性能仅依赖于最大图形规模的查询时间。该技术已成功应用于公司版图集成与分析工具 Skipper 中，显著提升了超大规模版图分析的效率。
（3）平板显示电路设计领域
平板显示电路设计全流程 EDA 工具系统除了拥有模拟电路设计 EDA 工具系统中的大规模矩阵智能求解技术、基于边的扫描线技术、版图预处理技术和基于边界元素法
的偏微分方程求解技术以外，其它的主要技术及应用产品如下：
①旋转单元编辑技术
单元编辑是版图编辑工具的重要功能，需要底层数据支撑以完成单元图形的创建、编辑、查找以及连接追踪等复杂操作。传统的版图编辑工具底层数据无法支持单元的任意角度摆放，无法满足异形平板显示电路的版图设计需求。
公司开发了旋转单元编辑技术，设计了支持任意角度单元的底层数据架构，通过旋转单元倍数放大算法和旋转单元格点误差纠错算法，实现了任意角度单元的摆放和编辑，满足了异形平板显示电路设计的需求。该技术成功应用于公司平板显示电路设计原理图 和版图编辑工具 AetherFPD 中，为异形平板显示电路版图设计提供了技术支撑。
②异形填充技术
传统平板显示电路设计发光区域一般都是矩形，设计比较简单，但异形平板显示电路设计比较复杂，如圆形屏、水滴屏等，像素区域都是不规则图形。设计师手工完成像素区域版图的绘制工作量巨大。
公司针对该问题，创新地开发了异形填充技术。该技术通过对任意形状的像素区域版图进行自动规划和计算，实现了满足设计规则约束的异形平板版图的自动生成，显著提升了异形平板显示电路的版图设计效率。该技术成功应用于公司平板显示电路设计原理图和版图编辑工具 AetherFPD 中，满足了异形平板显示电路设计的需求。
③平板显示电路设计自动布局布线技术
平板显示产品的发展对版图设计提出了越来越苛刻的窄边框和高屏占比要求。传统的版图布局布线技术难以满足设计要求。
公司对平板显示电路设计的布局布线技术进行了深入研究。传统的布局布线技术都是围绕矩形排布的端口进行阵列式摆放及正交式连线。异形屏的端口不再是矩形排布，这给版图的布局布线造成了困难。为此公司创新地开发了平板显示电路设计自动布局布线技术。该技术通过异形区域
自动布局算法，解决了端口非矩形排布的难题。通过等电阻布线算法、指定电阻的 PLG布线算法、梯型布线算法、窄边框布线算法以及轨道式布线算法等，实现了异形屏设计
自 动 布 线 。 该 技 术 已成 功 应 用 于 公 司 平 板显 示 电 路 设 计 原 理 图和 版 图 编 辑 工 具AetherFPD 中，显著地提升了平板显示电路版图设计的效率和质量。
④设计规则违例识别和聚类技术
平板显示电路设计版图中存在着大量重复性图形、任意角度摆放的图形以及多边形等。传统的物理验证工具报错机制存在违例过多的问题，设计人员难以分析定位。为解决以上问题，公司对物理验证报错机制做了深入的研究，开发了设计规则违例识别和聚类技术。该技术通过对平板显示电路设计版图特有的设计规则违例，开发了模式识别算法、旋转单元预处理算法、微小图形错误的特征识别算法，对设计规则违例进行聚类处理，大幅提升了设计人员的查错效率。该技术已成功应用于公司平板显示电路设计物理验证工具 ArgusFPD 中，满足了平板显示电路设计的需求。
⑤基于阵列的电阻和电容提取技术
随着平板显示分辨率越来越高，设计尺寸越来越大，平板显示电路的全版图电阻电容提取越发耗时，传统的电阻电容提取技术已无法满足设计要求。为解决上述问题，公司开发了基于阵列的电阻和电容提取技术。该技术通过分析层次式版图的可复用阵列图形，将大规模阵列版图转化为重复的小规模的单元版图，再基于三维场求解器算法，快速地提取阵列版图的电阻电容。该技术已成功应用于公司平显示电路设计寄生参数提取工具 RCExploreFPD 中，为快速寄生参数提取提供了技术支撑。
⑥三维建模技术
平板显示电路设计工艺中，每层金属线都是非平面结构，金属连线的三维结构非常复杂。为了精确分析电路的电学特性，需要对金属线的三维结构进行精确建模。
公司开发了三维建模技术。该技术根据平板显示电路设计工艺结构的特点，通过基于面的数据建模方式，研发了平面图形和工艺数据相结合的三维建模算法，可以快速创建各种复杂工艺的三维结构。该技术已成功应用于公司平板显示电路设计寄生参数提取工具 RCExploreFPD 中，为高精度寄生参数提取提供了技术支撑。
⑦基于有限元方法的高精度电阻计算技术
平板显示电路设计版图中存在大量非规则图形，传统的基于电阻解析公式的计算方法已无法满足平板显示电路设计的要求。
为解决该问题，公司研发了基于有限元方法的高精度电阻计算技术。该技术对平板显示电路设计版图中的复杂图形进行智能网格划分，使用有限元方法快速提取电阻网络，通过求解该网络精确计算指定端口间的电阻值。计算结果用于版图后仿真和电路可靠性分析，可帮助设计师预测工艺对产品电学和光学指标的影响，减少设计迭代，提高产品良率。该技术已成功应用于公司平板显示电路设计寄生参数提取工具 RCExplorerFPD中，满足了平板显示电路设计的要求。
⑧全面板热电分析技术
随着 AMOLED 显示技术的发展，由寄生电阻电容造成的电压降、热传导效应对平板显示电路设计的影响日趋严重，造成了电学和光学缺陷。
为解决以上问题，公司研发了全面板热电分析技术。该技术通过分析平板显示电路版图中的高重复性阵列图形，采用同态方法缩减数据规模，通过高效的电阻网络提取和优化算法、大规模线性方程组迭代求解算法，快速求解节点电压和电流，从而实现了全面板电压降、电迁移及热传导分析。该技术已成功应用于公司平板显示电路设计可靠性分析工具 ArtemisFPD 中，为保证设计可靠性，减少平板显示的电学和光学缺陷，提供了有力的技术支撑。
（4）晶圆制造领域
公司的晶圆制造 EDA 工具包括器件模型提取工具、存储器编译器开发工具、单元库特征化提取工具、单元库/IP 质量验证工具、版图集成与分析工具及模拟电路设计全流程 EDA 工具等，为晶圆制造厂的工艺开发和 IP 设计提供了重要的技术支撑，得到了用户的广泛认可。其中单元库特征化提取工具、单元库/IP 质量验证工具、版图集成和分析工具等的主要技术。
其它晶圆制造 EDA 工具的主要技术及应用
产品如下：
①器件模型参数拟合技术
器件模型是电路仿真的基础支撑，精确的器件模型是电路准确模拟仿真的重要保障。随着工艺的发展，器件模型复杂度越来越高，器件模型提取的难度越来越大，需要更高效的参数拟合技术支撑。
公司对器件物理机理、器件模型方程进行了深入研究，开发了器件模型参数拟合技术。该技术通过器件模型模板，将不同类型的器件测试数据进行分类、转换并建立实测数据和仿真数据的实时对比图表，基于对比图表中的数据，通过迭代优化算法，实现了高效的模型参数拟合。该技术已成功应用于公司器件模型提取工具 XModel 中，为高效的器件模型提取提供了重要的技术支撑。
存储器编译器是工艺平台必备的基础 IP，也是评价工艺平台成熟度的重要指标。随着工艺的发展，存储器编译器的电路和版图设计越来越复杂。传统的电路和版图拼接方法效率低下，已无法适应存储器编译器的设计需要。
公司针对存储器编译器开发进行了深入研究，开发了高效的存储器编译器电路和版图拼接技术。该技术支持层次化拼接、变参数矩阵自动延展、版图格点自动对齐以及模块间的自动连接，显著提升了电路和版图的拼接效率。该技术已成功应用于公司存储器编译器开发工具 SMCB 中，满足了存储器编译器的设计需要。
存储器编译器是工艺平台必备的基础 IP，也是评价工艺平台成熟度的重要指标。
随着工艺的发展，存储器编译器的电路和版图设计越来越复杂。传统的电路和版图拼接
方法效率低下，已无法适应存储器编译器的设计需要。
公司针对存储器编译器开发进行了深入研究，开发了高效的存储器编译器电路和版
图拼接技术。该技术支持层次化拼接、变参数矩阵自动延展、版图格点自动对齐以及模
块间的自动连接，显著提升了电路和版图的拼接效率。该技术已成功应用于公司存储器
编译器开发工具 SMCB 中，满足了存储器编译器的设计需要。
具发展带来新需求。在设计方法学层面，EDA 工具的发展方向主要包括系统级或行为
级的软硬件协同设计方法、跨层级芯片协同验证方法、面向设计制造与封测相融合的设
计方法和芯片敏捷设计方法等四个方面。其中，系统级或行为级的软硬件协同设计方法
可以让设计师在完成芯片行为设计的基础上自动完成后续的芯片硬件的具体实现，同时
支持同步开展应用软件的开发，以达到设计效率提升的目的。跨层级芯片协同验证方法
则强调验证工作实现芯片设计与封装、印制电路板甚至整个应用系统相组合的跨层级协
同验证，以确保设计的正确性。面向设计制造与封测相融合的设计方法则追求在芯片设
计的各个阶段实现与制造工艺的融合，以期提升芯片最终生产良率。芯片敏捷设计方法
则通过算法和软件需求定义芯片架构实现快速设计和快速迭代。此外，在后摩尔时代，
芯粒（Chiplet）技术已成为重要的发展方向。芯粒技术将不同工艺节点和不同材质的
芯片通过先进的集成技术（如 3D 集成技术）封装集成在一起，形成一个系统芯片，
实现了一种新形式的 IP 复用。这一过程需要 EDA 工具提供全面支持，促进 EDA 技术
